• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    描述一種影像感測器，其中成像像素藉由阻擋選定區域中之氮化而具有減少之雜訊。在一實例中，一種方法包括：在一基板上形成一第一閘極氧化物層及一第二閘極氧化物層；在該第一閘極氧化物層上形成一光阻層；將氮化應用至該光阻及該第二閘極氧化物層，使得該第一閘極氧化物層受該光阻保護而免於該氮化；及在該第一閘極氧化物層及該第二閘極氧化物層上形成一多晶矽閘極。
    公开号:TW201312739A
    申请号:TW101129105
    申请日:2012-08-10
    公开日:2013-03-16
    发明作者:Jeong-Ho Lyu；Sohei Manabe；Howard Rhodes
    申请人:Omnivision Tech Inc；
    IPC主号:H01L27-00
    专利说明:
    具有藉由使用光阻阻擋氮化之經減少的雜訊之影像感測器
    本發明大體而言係關於積體電路，且更特定言之係關於氮化期間電晶體閘極氧化物區域之保護。
    在積體電路中，設計者設法增加電路密度。換言之，設計者設法將更多電子器件置放於相同量之空間中。主動器件位於稱為作用區域之區域中。其他區域填充有絕緣體、分隔物或歸因於特定佈局設計或製造設備之限制而完全不能使用的間隙。
    在光學感測器中，與其他器件相比，設計者設法增加用於光電二極體(或任何其他類型之光學感測器)之空間的量。此允許在相同量之空間中存在較大感光單元或較多感光單元，從而增加感測器輸出之品質，或減少具有相同品質之感測器的總尺寸，或兩者。對於光學感測器，增加相同量之總區域中作用區域之量可允許較高品質電路或允許用於除了感光單元之外的電子器件的空間減少。
    對於光電二極體及感測器陣列，當程序按比例縮小且器件變小時，由光電二極體累積之電荷的量變少。當信號之位準降低時，信雜比變小。為了維持相同之信號品質，雜訊位準亦必須降低。儘管亦存在其他雜訊源，但感測器陣列中之雜訊的一來源為RTS(隨機電報信號)雜訊。RTS雜訊至少部分地藉由系統中之Si層與SiO2層之間的界面處之缺陷引起。咸信電荷載流子係在此等界面缺陷處被捕獲及去捕獲。當電荷流過缺陷時，在缺陷之另一側處的量測電荷將隨機地增加或減少。雜訊可引起不需要之閃爍像素並增加所得影像之雜訊。雖然此雜訊可引起各種器件中之問題，但其對像素內源極隨耦器電晶體具有顯著之影響。在低光位準下，來自源極隨耦器之RTS為一限制成像品質之顯著雜訊源。
    源極隨耦器(諸如像素內源極隨耦器)處之RTS雜訊至少部分地由在像素內源極隨耦器之閘極氧化物及讀出器件之閘極氧化物下的電荷載流子之捕獲及去捕獲而引起。對於進階半導體加工，進行閘極氧化物氮化以阻止多晶矽閘極電極中之硼摻雜劑原子透過下伏閘極氧化物。作為形成閘極電極之多晶矽沈積製程之一部分，或作為在多晶矽閘極經沈積之後但在其經圖案化之前的植入製程之一部分，硼滲透至多晶矽閘極電極中。將閘極氧化物曝露至氮減少了諸如在電晶體閘極處硼透過氧化物層。氧化物中含有鍵結構之氮亦可改良閘極氧化物之可靠性。然而，經氮化之氧化物層在Si/氧化物界面處及在其附近亦含有氧化物-氮-氧化物鍵。添加之氮亦可顯著地增加界面狀態及陷阱的數目。此可導致影像感測器源極隨耦器電晶體中以及其他位置中之較高RTS雜訊。
    閘極氧化物通常係在加工爐中氮化。各種雜訊減少技術用以減少氮化對所得像素之影響。抑制界面陷阱之最常見解決方案係藉由控制溫度及氣體混合物來控制氮化之程度。亦使用去耦電漿氮化(DPN)，其可在閘極之頂部處的多晶矽/氧化物界面附近而非在閘極之底部處的氧化物/Si界面處置放較多氮。然而，仍存在甚至穿過一厚閘極氧化物延伸至氧化物/Si界面的氮分佈尾部。DPN亦具有較高成本，因為其需要進階之加工工具。
    參看以下諸圖描述本發明之非限制及非詳盡的實施例，其中除非另外指定，否則相同參考數字指代各個視圖中之相同部分。
    通常，半導體具有在任何CMOS電晶體之閘極電極下方的閘極氧化物。基於每一電晶體所要的電特性來調整閘極氧化物之厚度。在一像素電路中，充當放大器之源極隨耦器電晶體將具有比許多充當開關之其他電晶體厚得多之閘極氧化物。然而，當使用氮化時，其通常應用於整個矽晶圓表面上。結果，薄及厚的閘極氧化物均經受氮化。然而，可能並非所有閘極氧化物層均需要氮化。舉例而言，若氮化用以阻擋硼或其他摻雜劑透過閘極氧化物，則僅薄閘極氧化物層需要氮化。厚閘極氧化物層(一般用於像素陣列放大器及類比電路元件)較不易受到硼滲透。
    系統中之任何電晶體閘極氧化物層(包括源極隨耦器閘極氧化物層)可受保護以免於氮化，而標準之閘極氧化物經受氮化。舉例而言，可在基板氮化之前在基板之表面上圖案化光阻層。在氮化後，可在經氮化之圖案退火之前移除光阻層。因為電漿氮化為低溫製程(低於100℃或200℃)，所以光阻可易於經受住該製程。光阻可用以抑制氮併入至受保護之閘極氧化物中。此將抑制在厚閘極氧化物之底部與下方之矽之間的界面處的陷阱之形成。
    在本說明書中提及「一實施例」意謂結合該實施例描述之特定特徵、結構或特性包括在本發明之至少一實施例中。因此，在本說明書中各處出現之短語「在一實施例中」未必皆指代同一實施例。另外，可在一或多個實施例中以任何合適方式組合特定特徵、結構或特性。如本文中使用之術語「或」通常意謂包含具有包括性功能之意義，諸如「及/或」。
    通常，積體電路包含用於各種應用之電路。該等應用使用多種器件，諸如邏輯器件、成像器(包括CMOS成像器及CCD成像器)，及記憶體(諸如DRAM，以及「或非」(NOR)式快閃記憶體器件及「反及」(NAND)式快閃記憶體器件)。此等器件通常使用電晶體來實現各種功能(包括信號之切換及放大)。本發明係在CMOS(互補金氧半導體)成像積體電路之情形中以適用於攝影機用於機器視覺、記錄及通信的攝影機晶片之形式來呈現，然而本發明並非侷限於此。
    術語「基板」包括使用基於矽、矽鍺、鍺、砷化鎵及其類似者之半導體所形成的基板。術語基板亦可指代已對基板執行以在基板中形成區及/或接面的先前程序步驟。術語基板亦可包括各種技術，諸如摻雜及未摻雜之半導體、矽之磊晶層及形成於基板上之其他半導體結構。
    圖1展示使用四個電晶體之主動像素單元100(4T像素單元)之實例的混合橫截面及電路圖。4T像素單元100包括光電二極體PD、傳送電晶體T1、重設電晶體T2、源極隨耦器(「SF」)或放大器(「AMP」)電晶體T3及列選擇(「RS」)電晶體T4。
    在操作期間，傳送電晶體T1接收一傳送信號TX，其將在光電二極體PD中累積之電荷傳送至浮動汲極/擴散節點FD。重設電晶體T2耦接於電力軌VDD與FD節點之間以在重設信號RST之控制下重設像素(例如，將FD及PD放電或充電至預設電壓)。節點FD經耦接以控制SF或AMP電晶體T3之閘極。AMP電晶體T3耦接於電力軌VDD與RS電晶體T4之間。AMP電晶體T3操作為提供至浮動擴散節點之高阻抗連接的源極隨耦器(SF)。最後，RS電晶體T4在信號RS之控制下選擇性地將像素電路之輸出耦接至讀出行線。如所示，在SF下方之閘極氧化物比在其他電晶體下方的厚得多。因為SF用作具有高阻抗之n放大器，所以此發生。其他電晶體用作開關。
    在正常操作中，PD及FD節點係藉由暫時確證重設信號RST及傳送信號TX而重設至供電電壓VDD。影像累積窗(曝光週期)係藉由撤銷確證傳送信號TX及准許入射光對光電二極體PD充電而開始。當光生電子累積在光電二極體PD上時，其電壓減少(電子為負電荷載流子)。PD上之電壓或電荷指示曝光週期期間入射於PD上之光的強度。在曝光週期結束時，重設信號RST經撤銷確證以隔離FD節點，且傳送信號TX經確證以將光電二極體耦接至FD節點且藉此耦接至SF電晶體T3之閘極。電荷傳送使FD節點之電壓自VDD掉落至指示電荷(例如，在曝光週期期間累積於PD上之光生電子)之量的第二電壓。此第二電壓對SF電晶體T3加偏壓，當列選擇信號在RS電晶體T4上被確證時SF電晶體T3耦接至讀出行線。
    圖2A至圖2E說明用於製造CMOS影像感測器內之兩個電晶體之程序。用於此程序之圖經高度簡化，且在任一實際電路之形成中可涉及許多額外結構及程序。該兩個電晶體將形成有兩個不同厚度之閘極氧化物。左邊之電晶體將具有厚閘極氧化物，而右邊之電晶體將具有薄閘極氧化物。此特定組態特別可用於位於其他電晶體電路附近的源極隨耦器電晶體，然而，本發明並非侷限於此。
    圖2A展示在最終將形成電晶體之閘極氧化物的一區域中由厚氧化物層221覆蓋的矽基板201。薄閘極氧化物層219形成於用於第二電晶體之閘極氧化物的第二區域中。摻雜層或植入井可形成於矽基板中。該摻雜層通常形成為具有一導電性類型(諸如，N型)。該等閘極氧化物層形成於基板之經摻雜之n井之區上。
    光敏區域(未圖示)可在靠近所說明區域之摻雜層中之別處形成。源極及汲極通常在閘極氧化物之後形成。電晶體之源極及汲極(未圖示)安置於電晶體之任一側上或沿與圖1及圖2中所示之橫截面的表面成直角的軸線來安置。如本文中所使用之術語「通道」包括其中跨導出現(即使無此跨導存在(諸如當電路未電力開啟時))的區域(通常在源極與汲極之間並在閘極下方)之意義。閘極氧化物層219、221可藉由在摻雜層201或植入井之表面上生長二氧化矽之膜而形成。光阻圖案化或其他技術可用以圖案化所要位置中之厚及薄氧化物層。
    圖2B展示保護光阻圖案217在厚閘極氧化物221上但不在薄閘極氧化物219上之沈積及接著在形成物之整個表面上的氮化。使用(例如)爐氮化或去耦電漿氮化(DPN)來氮化形成物。氮化可在低至不足以損害光阻的溫度(例如，低於100℃或200℃)下執行。
    電漿氮化藉由光阻來阻擋，使得厚閘極氧化物被覆蓋之部分未被氮化，而未受光阻保護之每一結構被氮化。在程序期間，可存在光阻之某一氮化，然而，光阻在下一製程中被移除。光阻實際上防止氮到達經覆蓋之厚閘極氧化物。因此亦避免由經氮化之閘極氧化物引起的有害之RTS雜訊。
    在圖2C中，光阻被移除，留下兩個閘極氧化物層。厚閘極氧化物層223現在在其未由光阻覆蓋之邊緣處被部分地氮化。薄閘極氧化物層229在其整個頂面上被氮化。此抑制了可滲透至厚閘極氧化物中及透過厚閘極氧化物而至氧化物/Si界面211的氮之量。如上文所提及，靠近此界面之氮可導致電子流經歷可增加或減少所傳輸電荷的界面狀態及陷阱。此可表示輸出處之隨機電報雜訊。光阻充當一障壁層。因此，較少氮在氧化物/Si界面處併入，從而導致在厚氧化物下方之較少電子陷阱及在含有使用所描述程序而形成之SF電晶體的最終影像感測器中之較低RTS雜訊。
    在圖2D中，閘極氧化物經退火。此可為電漿氮化程序中之可選第二步驟。退火可在1000℃以上之高於光阻所要的溫度下進行，因此光阻在退火之前已被移除。用於電漿氮化及用於退火之特定溫度及持續時間可經調適以適合一特定程序及所得器件之所要實體參數。
    在圖2E中，多晶矽或多晶體矽閘極電極層205、213分別形成於厚閘極氧化物223及薄閘極氧化物229之上。閘極可藉由沈積一層多晶體矽、多晶矽/矽化物及/或任何其他合適之導體或金屬而形成。合適之金屬包括Ni、W、Ti、Co及此等及其他金屬之矽化物。閘極電極可使用抗蝕劑及蝕刻方法來圖案化。光阻層(未圖示)可在結構之上經圖案化。閘極電極材料經蝕刻且光阻經移除以形成厚及薄氧化物電晶體之閘極電極。
    如所示，閘極氧化物223、229將閘極電極205、213與基板之植入區域分開。經摻雜之多晶矽層205、213可沈積於閘極氧化物層之表面上以形成電晶體閘極電極。閘極電極可在閘極氧化物區及隔離區之頂部上延伸，此視系統之特定設計而定。
    可應用各種不同程序以完成基板上之電晶體及任何其他結構。閘極氧化物現在已分成兩個部分223、229。薄氧化物部分219已完全經受氮化，而厚氧化物部分很少或沒有氮化。在隨後之硼或多晶矽閘極摻雜操作中，薄氧化物之氮化物含量將保護下伏基板。厚氧化物221具有很少或沒有氮化物含量，然而，其將依靠其厚度保護下伏基板。
    未展示額外結構及層，以免混淆本發明之細節。舉例而言，未展示側壁分隔物、井、源極、汲極及各種不同類型之連接。
    額外層(諸如絕緣層(未圖示))可形成於電晶體閘極以及絕緣STI結構及保護性植入的區上。金屬接點亦可藉由蝕刻一空腔及以金屬填充該空腔而形成於絕緣層之中或之上。金屬化層或其他類型之導電跡線可形成於金屬接點及絕緣層之多個部分上，使得可在電晶體與其他組件之間形成電連接。此等操作未展示且可以各種不同方式中之任一者來執行。
    圖2F至圖2J展示用於在單一基板上製造多個電晶體的替代程序，該等電晶體中的一些具有經氮化之閘極氧化物且其他一些沒有經氮化之閘極氧化物。在圖2F中，基板251(類似於圖2A之基板)具有厚氧化物253之圖案。多晶矽閘極255形成於閘極氧化物上。
    在圖2G中，一層薄的閘極氧化物259生長於整個結構上。在圖2H中，整個結構係使用諸如上文在圖2B之情形中提及的彼等程序之程序來氮化。經氮化之薄閘極氧化物261接著能夠充當稍後步驟中之摻雜劑滲透之阻擋物並能夠提供氮化之其他益處。在圖2I中，結構經退火。最終，圖2J為具有形成於經氮化之薄閘極氧化物261上的多晶矽閘極電極263之結構的圖。圖2J亦展示薄閘極氧化物層261已自閘極電極層255上移除且閘極電極255已形成於厚閘極氧化物層253上。如同圖2E，可執行額外操作以完成器件。
    上文之描述僅作為實例來提供。可在本發明之範疇內執行各種修改及變化。舉例而言，在本發明之一實施例中，首先生長薄氧化物。接著使用抗蝕劑來遮蔽薄氧化物電晶體，且蝕刻掉在厚氧化物電晶體區中之閘極氧化物。在上述實例中，厚氧化物未氮化，而薄氧化物經氮化。關於哪些電晶體將具有氮化閘極氧化物之特定選擇可經調適以適合不同應用。在一些狀況下，厚閘極氧化物中之一些或全部可氮化，而薄閘極氧化物中之一些或全部可受保護以免於氮化，此視特定應用而定。
    本發明之實施例同樣適用於具有形成於N磊晶層中之P型PD區之影像感測器。儘管圖1至圖2J展示單一像素或影像感測器或其之一部分，但影像感測器之結構可以柵格狀圖案重複以形成一CMOS成像陣列，在該CMOS成像陣列中每一像素藉由淺渠溝隔離(「STI」)及硼植入之保護層而與相鄰像素分開。
    圖3為說明在氮化期間使用一光阻層作為保護層的程序之流程圖。在圖3中，在273處，在基板之上形成厚及薄閘極氧化物層。基板可具有任何數目之已經形成的額外結構，包括井、節點以及保護層及障壁層。在275處，在厚閘極氧化物之上形成保護光阻層。如上文所提及，可使用亦易於被移除並有效作為氮障壁的各種其他材料來替代光阻。
    在277處，對薄及厚閘極區域進行氮化，使得薄閘極氧化物及光阻曝露至氮。然而，厚閘極氧化物中之至少一些藉由光阻來保護以免受氮影響。在279處，移除光阻，且在281處，在光阻被移除之情況下，對結構退火以完成氮化。
    在283處，在厚及薄閘極氧化物上分別形成多晶矽閘極以完成正形成的電晶體結構之閘極電極。電晶體之源極及汲極亦可在此操作之前或之後形成。
    在285處，對其他結構顯影以產生最終意欲之結構。在所說明之實例中，最終結構為具有相關聯電路的像素感測器成像陣列。然而，本發明並非侷限於此。雖然該等操作展示為按照直接次序，但可存在在氮化之後及在完成電晶體之前(包括在退火之前)的許多其他操作。類似地，可在流程圖中表示的操作中之任何兩者之間以及在該等操作中之任一者之前及之後執行額外操作。
    圖4為說明根據本發明之實施例的成像系統302的方塊圖。成像系統302之所說明實施例包括一影像感測器陣列306、讀出電路311、功能邏輯316及控制電路321。
    影像感測器陣列306為影像感測器或像素(例如，像素P1,P2...,Pn)之二維(「2D」)陣列。在一實施例中，每一像素P1至Pn可以高全井容量影像感測器(諸如圖1中說明之影像感測器100)來實施。在一實施例中，每一像素為互補金氧半導體(「CMOS」)成像像素。影像感測器陣列306可實施為前照式影像感測器陣列或背照式影像感測器陣列。在一實施例中，影像感測器陣列306包括紅色、綠色及藍色增色濾光片(例如，RGB、RGBG或GRGB)之彩色濾光片圖案(諸如拜耳圖案或鑲嵌圖案)，青色、洋紅色、黃色及黑(key)(黑色)減色濾光片(例如，CMYK)之彩色濾光片圖案，兩者之組合或其他。如所說明，將每一像素配置成列(例如，列R1至Ry)及行(例如，行C1至Cx)以獲取人、地點或物件之影像資料，該影像資料接著可用來呈現人、地點或物件之2D影像。
    在每一像素已獲取其影像資料或影像電荷後，影像資料藉由讀出電路311讀出並傳送至功能邏輯316。讀出電路311可包括放大電路、類比至數位(「ADC」)轉換電路或其他。功能邏輯316可簡單地儲存影像資料或甚至藉由應用後期影像特效(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或其他)來操作影像資料。在一實施例中，讀出電路311可在一時間沿讀出行線(所說明的)讀出影像資料之一列或可使用各種其他技術(未說明)(諸如，行讀出、串列讀出或所有像素同時全並列讀出)來讀出影像資料。
    控制電路321耦接至影像感測器陣列306以控制影像感測器陣列306之操作特性。舉例而言，控制電路321可產生一用於控制影像獲取之快門信號。在一實施例中，快門信號為用於同時啟用影像感測器陣列306內之所有像素以在單一獲取窗(曝光週期)期間同時俘獲其各別影像資料的全域快門信號。在一替代實施例中，該快門信號為一滾動快門信號，藉以在連續獲取窗期間順序地啟用每一列、每一行或每一群像素。
    圖5為根據本發明之實施例的具有重疊像素電路的背照式成像像素401之混合橫截面/電路圖。成像像素401為圖4之像素陣列302內的像素P1至Pn之一可能實施。成像像素401之所說明實施例包括基板405、彩色濾光片410、微透鏡415、PD區420、互連擴散區425、像素電路區430、像素電路層435及金屬堆疊440。像素電路區430之所說明實施例包括安置於擴散井445上的4T像素(其他像素設計可替代)，以及其他電路431(例如，增益電路、ADC(類比至數位轉換器)電路、伽瑪控制電路、曝光控制電路等)。
    浮動擴散450安置於擴散井445內並耦接於傳送電晶體T1與SF電晶體T3之閘極之間。金屬堆疊440之所說明實施例包括由金屬間介電層441及443分開的兩個金屬層M1及M2。儘管圖5僅說明兩層金屬堆疊，但金屬堆疊440可包括用於在像素陣列301之正面上投送信號的較多或較少之層。在一實施例中，鈍化或釘紮層470安置於互連擴散區425上。最終，淺渠溝隔離(「STI」)將成像像素401與相鄰像素(未說明)隔離。
    如所說明，成像像素401對入射於其半導體晶粒之背面上的光480光敏感。藉由使用一背照式感測器，像素電路區430可定位成與光電二極體區420成重疊組態。換言之，像素電路可在不妨礙光480到達光電二極體區420之情況下鄰近於互連擴散區425並在光電二極體區420與晶粒正面之間置放。藉由將像素電路置放成與光電二極體區420成重疊組態(與並列組態相反)，光電二極體區420不再爭奪具有像素電路之寶貴晶粒區。實情為，可放大像素電路區430以在不降低影像感測器之填充因子的情況下容納額外或較大之組件。
    本發明之實施例使其他電路431(諸如，增益控制或ADC電路(例如，ADC 305))能夠在不減少像素之敏感度之情況下置放在極接近於其各別光電二極體區420處。藉由在極接近於每一PD區420處插入增益控制及ADC電路，可減少電路雜訊且雜訊抗擾性歸因於PD區420與額外像素內電路之間的較短電互連而得到改良。另外，背照式組態提供較大靈活性以在不干擾光480之情況下在金屬堆疊440內之像素陣列205之正面上投送信號。在一實施例中，快門信號在金屬堆疊440內投送至像素陣列205內之像素。
    在一實施例中，可將在像素陣列內之相鄰像素之PD區420上的像素電路區430分組以形成公用晶粒區。此公用晶粒區除基本的3T、4T、5T等像素電路外亦可支援共用電路(或像素間電路)。或者，一些像素可將在其PD區420上的其未使用之晶粒區捐贈給需要額外像素電路空間用於較大或較多之進階像素內電路的相鄰像素。因此，在一些實施例中，其他電路431可重疊兩個或兩個以上PD區420並可甚至由一或多個像素共用。
    在一實施例中，基板405係以P型摻雜劑來摻雜。在此狀況下，基板405及其上生長之磊晶層可稱為P基板。在P型基板實施例中，擴散井445為P+井植入，而光電二極體區420、互連擴散區425及浮動擴散450經N型摻雜。浮動擴散450係以與擴散井445相反之導電性類型摻雜劑來摻雜以在擴散井445內產生p-n接面，藉此電隔離浮動擴散450。在基板405及其上之磊晶層為N型的實施例中，擴散井445亦經N型摻雜，而光電二極體區420、互連擴散區425及浮動擴散450具有相反之P型導電性。
    像素電路區430展示根據本發明之實施例的成像像素401內之四電晶體(「4T」)像素。所說明之像素電路為用於實施影像感測器陣列內之每一像素的一種可能之像素電路架構。然而，應瞭解本發明之實施例不限於4T像素架構；實情為，一般熟習此項技術者在瞭解了本發明之後將理解本教示亦適用於3T設計、5T設計及各種其他像素架構。
    在圖5中，像素電路包括光電二極體PD、傳送電晶體T1、重設電晶體T2、源極隨耦器(「SF」)電晶體T3及選擇電晶體T4。在操作期間，傳送電晶體T1接收一傳送信號TX，該傳送信號TX將光電二極體PD中所累積之電荷傳送至一浮動擴散節點FD。在一實施例中，浮動擴散節點FD可耦接至用於暫時地儲存影像電荷之一儲存電容器。
    重設電晶體T2耦接於電力軌VDD與浮動擴散節點FD之間以在重設信號RST之控制下重設像素(例如，將FD及PD放電或充電至一預設電壓)。浮動擴散節點FD經耦接以控制SF電晶體T3之閘極。SF電晶體T3耦接於電力軌VDD與選擇電晶體T4之間。SF電晶體T3操作為提供至浮動擴散FD之高阻抗連接的源極隨耦器。最終，選擇電晶體T4在選擇信號SEL之控制下選擇性地將像素電路800之輸出耦接至讀出行線。
    在一實施例中，TX信號、RST信號及SEL信號係藉由如圖4中所示之控制電路321而產生。在影像感測器陣列306以全域快門操作的實施例中，全域快門信號耦接至整個影像感測器陣列306中之每一傳送電晶體T1之閘極以同時開始自每一像素之光電二極體PD的電荷傳送。或者，可將滾動快門信號施加至傳送電晶體T1之群組。
    可以不同方式來使用本文中所描述之技術以減少每一像素中及整個影像感測器中之雜訊。在一實施例中，除在氮化期間由其多晶矽閘極保護的源極隨耦器電晶體或放大器外，所有電晶體氮化。在另一實施例中，在每一像素中之所有電晶體(亦即，傳送閘極、重設閘極及源極隨耦器)上阻擋氮化。此可比僅阻擋源極隨耦器之氮化減少更多的雜訊。在另一實施例中，重設閘極經氮化，而其他閘極未經氮化。在此等實例中，列選擇及行選擇被認為係實際上在像素外部且未經氮化。
    本發明之所說明實施例之上述描述(包括摘要中描述之內容)不意欲為詳盡的或將本發明限於所揭示之精確形式。雖然本文中出於說明性目的對本發明之特定實施例及實例進行了描述，但如熟習此項技術者將認識到，在本發明之範籌內的各種修改係可能的。
    可依據上述詳細描述對本發明進行此等修改。在以下申請專利範圍中所使用之術語不應被理解為將本發明限於本說明書中所揭示之特定實施例。實情為，本發明之範疇完全由以下申請專利範圍判定，申請專利範圍應根據申請專利範圍解釋之已確立原則來解釋。
    100‧‧‧主動像素單元(4T像素單元)
    201‧‧‧矽基板或摻雜層
    205‧‧‧像素陣列/多晶矽或多晶體矽閘極電極層
    211‧‧‧氧化物/Si界面
    213‧‧‧多晶矽或多晶體矽閘極電極層
    217‧‧‧保護光阻圖案
    219‧‧‧薄閘極氧化物層
    221‧‧‧厚閘極氧化物層
    223‧‧‧厚閘極氧化物層
    229‧‧‧薄閘極氧化物層
    251‧‧‧基板
    253‧‧‧厚閘極氧化物層
    255‧‧‧多晶矽閘極/閘極電極層
    259‧‧‧薄閘極氧化物層
    261‧‧‧經氮化之薄閘極氧化物層
    263‧‧‧多晶矽閘極電極
    302‧‧‧成像系統
    306‧‧‧影像感測器陣列
    311‧‧‧讀出電路
    316‧‧‧功能邏輯
    321‧‧‧控制電路
    401‧‧‧背照式成像像素
    405‧‧‧基板
    410‧‧‧彩色濾光片
    415‧‧‧微透鏡
    420‧‧‧光電二極體區
    425‧‧‧互連擴散區
    430‧‧‧像素電路區
    431‧‧‧其他電路
    435‧‧‧像素電路層
    440‧‧‧金屬堆疊
    441‧‧‧金屬間介電層
    443‧‧‧金屬間介電層
    445‧‧‧擴散井
    450‧‧‧浮動擴散
    470‧‧‧鈍化或釘紮層
    480‧‧‧光
    C1、C2、C3、C4、C5、......、Cx‧‧‧行
    FD‧‧‧浮動汲極/擴散節點
    M1‧‧‧金屬層
    M2‧‧‧金屬層
    P1、P2、P3、......、Pn‧‧‧像素
    PD‧‧‧光電二極體
    R1、R2、R3、R4、R5、......、Ry‧‧‧列
    STI‧‧‧淺渠溝隔離結構
    T1‧‧‧傳送電晶體
    T2‧‧‧重設電晶體
    T3‧‧‧源極隨耦器(「SF」)或放大器(「AMP」)電晶體
    T4‧‧‧列選擇(「RS」)電晶體
    VDD‧‧‧電力軌
    圖1為根據本發明之實施例的四電晶體成像像素之混合橫截面圖及電路圖。
    圖2A至圖2J為根據本發明之第一及第二實施例的在製造之各個階段處附近電晶體之橫截面圖。
    圖3為說明根據本發明之實施例的用於製造電晶體之程序的流程圖。
    圖4為說明根據本發明之實施例的像素陣列成像系統之方塊圖。
    圖5為根據本發明之實施例的具有重疊像素電路之背照式成像像素的混合橫截面圖及電路圖。
    权利要求:
    Claims (15)
    [1] 一種製造一影像感測器之方法，其包含：在一基板上形成一第一閘極氧化物層；在該基板上形成一第二閘極氧化物層；在該第一閘極氧化物層上形成一光阻層；將氮化應用至該光阻及該第二閘極氧化物層，使得該第一閘極氧化物層受該光阻保護而免於該氮化；移除該光阻；在該第一閘極氧化物層上形成一多晶矽閘極；及在該第二閘極氧化物層上形成一多晶矽閘極。
    [2] 如請求項1之方法，其中形成一第一閘極氧化物層包含形成一厚閘極氧化物層，且其中形成一第二閘極氧化物層包含形成一薄閘極氧化物層。
    [3] 如請求項2之方法，其進一步包含使用該第一閘極氧化物層形成一第一電晶體及使用該第二閘極氧化物層形成一第二電晶體。
    [4] 如請求項3之方法，其中形成一第一電晶體包含形成一放大器，該方法進一步包含使用該第二閘極氧化物層形成一重設電晶體及一傳輸電晶體。
    [5] 如請求項4之方法，其中該第一閘極氧化物層在應用了氮化後具有比該第二閘極氧化物層低的一氮化位準。
    [6] 如請求項1之方法，其進一步包含在形成一多晶矽閘極之前對該第一閘極氧化物層及該第二閘極氧化物層退火。
    [7] 如請求項1之方法，其中在該第一閘極氧化物層上形成一多晶矽閘極與在該第二閘極氧化物層上形成一多晶矽閘極係同時執行的。
    [8] 一種影像感測器，其包含：一光電二極體區，其用以回應於入射光而累積一影像電荷；具有一閘極氧化物層之一第一電晶體，該閘極氧化物層已在形成期間由一光阻層保護以免於氮化；及具有一閘極氧化物層之一第二電晶體，該閘極氧化物層已在形成期間經受氮化。
    [9] 如請求項8之影像感測器，其中該第一電晶體為耦接至該光電二極體以提供該累積之影像電荷的一高阻抗輸出的一源極隨耦器電晶體。
    [10] 如請求項9之影像感測器，其中該第二電晶體為一邏輯電晶體。
    [11] 如請求項9之影像感測器，其進一步包含用以重設該光電二極體及該源極隨耦器電晶體中之電荷的一重設電晶體，該重設電晶體所具有之一閘極氧化物層的氮化程度比該源極隨耦器電晶體之該閘極氧化物層高。
    [12] 如請求項9之影像感測器，其進一步包含用以重設該光電二極體及該源極隨耦器電晶體中之電荷的一重設電晶體，該重設電晶體具有在形成期間受光阻保護以免於氮化的一閘極氧化物層。
    [13] 如請求項8之影像感測器，其中該第一電晶體之該閘極氧化物層的一厚度比該第二電晶體之該閘極氧化物層厚。
    [14] 如請求項9之影像感測器，其進一步包含用以重設該光電二極體及該源極隨耦器電晶體中之電荷的一重設電晶體及耦接至該源極隨耦器電晶體之一傳輸電晶體，該重設電晶體及該傳輸電晶體已在形成期間由光阻保護以免於氮化。
    [15] 如請求項8之影像感測器，其中該第一電晶體產生比該第二電晶體少的由矽-二氧化矽界面狀態下的氮化造成的隨機電報雜訊。
    类似技术:
    公开号 | 公开日 | 专利标题
    US20130056809A1|2013-03-07|Image Sensor with Reduced Noiseby Blocking Nitridation Over Selected Areas
    TWI509696B|2015-11-21|用於影像感測器之經改良雷射退火
    KR102202281B1|2021-01-12|고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
    US8759934B2|2014-06-24|Backside illuminated image sensor with stressed film
    US9202839B2|2015-12-01|Solid-state imaging device, method for manufacturing the same, and electronic apparatus to form high-concentration impurity region in semiconductor substrate
    US7901974B2|2011-03-08|Masked laser anneal during fabrication of backside illuminated image sensors
    US7952096B2|2011-05-31|CMOS image sensor with improved backside surface treatment
    JP5136110B2|2013-02-06|固体撮像装置の製造方法
    TWI435445B|2014-04-21|用於互補金氧半導體影像感測器之無損害雜質摻雜之方法
    US8354693B2|2013-01-15|Solid state imaging device and method for fabricating the same
    EP2253016B1|2014-04-09|Black reference pixel for backside illuminated image sensor
    US20130341491A1|2013-12-26|Solid-state imaging device
    KR20110010058A|2011-01-31|고체 촬상 장치와 그 제조 방법, 및 전자기기
    US20040232314A1|2004-11-25|CMOS image sensor and method of fabrication
    TWI479598B|2015-04-01|介於具有額外作用區域之半導體裝置之間之隔離區域
    US7888215B2|2011-02-15|CMOS image sensor with high full-well-capacity
    TWI511278B|2015-12-01|具有藉由使用光阻阻擋氮化之經減少的雜訊之影像感測器
    JP2010118657A|2010-05-27|イメージセンサの製造方法
    KR20040059943A|2004-07-06|질화막과 수소어닐공정을 이용하여 암전류를 감소시킨시모스 이미지센서의 제조방법
    KR20070036532A|2007-04-03|시모스 이미지센서 제조 방법
    JP2006294756A|2006-10-26|半導体装置の製造方法
    KR20030041573A|2003-05-27|이미지센서 및 그 제조 방법
    KR100806786B1|2008-02-27|이미지 센서 및 그 제조방법
    KR20100012671A|2010-02-08|이미지센서의 제조방법
    同族专利:
    公开号 | 公开日
    US20130056800A1|2013-03-07|
    TWI511278B|2015-12-01|
    US8642374B2|2014-02-04|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6576564B2|2000-12-07|2003-06-10|Micron Technology, Inc.|Photo-assisted remote plasma apparatus and method|
    US6426305B1|2001-07-03|2002-07-30|International Business Machines Corporation|Patterned plasma nitridation for selective epi and silicide formation|
    JP4190940B2|2003-05-13|2008-12-03|エルピーダメモリ株式会社|半導体装置の製造方法|
    JP2005183783A|2003-12-22|2005-07-07|Seiko Epson Corp|半導体装置の製造方法|
    KR100632954B1|2005-05-06|2006-10-12|삼성전자주식회사|씨모스 이미지센서 및 그 제조방법|
    KR100697290B1|2005-09-08|2007-03-20|삼성전자주식회사|이미지 센서의 형성 방법|
    US8629523B2|2010-04-16|2014-01-14|Taiwan Semiconductor Manufacturing Company, Ltd.|Inserted reflective shield to improve quantum efficiency of image sensors|US9548329B2|2014-07-02|2017-01-17|Taiwan Semiconductor Manufacturing Company Ltd.|Backside illuminated image sensor and method of manufacturing the same|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/227,400|US8642374B2|2011-09-07|2011-09-07|Image sensor with reduced noise by blocking nitridation using photoresist|
    [返回顶部]